A 5.184Gbps/ch through-chip interface and automated place-and-route design methodology for 3-D integration of 45nm CMOS processors

Yasuhisa Shimazaki, Noriyuki Miura, Tadahiro Kuroda

    研究成果: Conference contribution

    1 被引用数 (Scopus)
    本文言語English
    ホスト出版物のタイトルSymposium on Low-Power and High-Speed Chips - Proceedings for 2012 IEEE COOL Chips XV
    DOI
    出版ステータスPublished - 2012 7 25
    イベント15th IEEE Symposium on Low-Powerand High-Speed Chips, COOL Chips XV - Yokohama, Japan
    継続期間: 2012 4 182012 4 20

    出版物シリーズ

    名前Symposium on Low-Power and High-Speed Chips - Proceedings for 2012 IEEE COOL Chips XV

    Other

    Other15th IEEE Symposium on Low-Powerand High-Speed Chips, COOL Chips XV
    国/地域Japan
    CityYokohama
    Period12/4/1812/4/20

    ASJC Scopus subject areas

    • コンピュータ ネットワークおよび通信

    引用スタイル