EFFECTS OF P-TYPE BARRIER LAYER ON CHARACTERISTICS OF SUB-MICRON GATE SELF-ALIGNED GaAs FET.

K. Matsumoto, N. Hashizume, N. Atoda, Y. Awano

研究成果: Conference contribution

抄録

The substrate current under the channel layer in a sub-micron gate self-aligned GaAs FET is shown by Monte Carlo simulation to be the major cause of the short channel effects. By introducing a p-type layer between the channel layer and the substrate, the short channel effects of the FETs having sub-micron gate length are suppressed significantly.

本文言語English
ホスト出版物のタイトルInstitute of Physics Conference Series
編集者B. de Cremoux
ページ515-520
ページ数6
74
出版ステータスPublished - 1985 12 1
外部発表はい

出版物シリーズ

名前Institute of Physics Conference Series
番号74
ISSN(印刷版)0373-0751

ASJC Scopus subject areas

  • 物理学および天文学(全般)

フィンガープリント

「EFFECTS OF P-TYPE BARRIER LAYER ON CHARACTERISTICS OF SUB-MICRON GATE SELF-ALIGNED GaAs FET.」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル