HIGH SPEED 1K multiplied by 4-BIT STATIC RAM USING 0. 5 mu M-GATE HEMT.

S. Notomi, Y. Awano, M. Kosugi, T. Nagata, K. Kosemura, M. Ono, N. Kobayashi, H. Ishiwari, K. Odani, T. Mimura, M. Abe

研究成果: Paper査読

23 被引用数 (Scopus)

抄録

A high speed 1K multiplied by 4-b static RAM has been designed and fabricated using 0. 5- mu m-gate HEMT (high-electron-mobility-transistor) technology. The address access time is 0. 5 ns and the chip power dissipation is 5. 7 W at room temperature. A summary of the RAM characteristics is presented.

本文言語English
ページ177-180
ページ数4
出版ステータスPublished - 1987 12月 1
外部発表はい

ASJC Scopus subject areas

  • 電子工学および電気工学

フィンガープリント

「HIGH SPEED 1K multiplied by 4-BIT STATIC RAM USING 0. 5 mu M-GATE HEMT.」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル