HIGH-SPEED TIME DIVISION SWITCH OPERATING AT 256Mb/s.

Naoaki Yamanaka, Masaharu Kawakami, Yasukazu Terada

研究成果: Article査読

4 被引用数 (Scopus)

抄録

This letter presents the construction of a high-speed time division switching system for the video network, using Si-bipolar super-high-speed RAMs and ECL 100K families. A switching speed of 256 Mb/s and a switching throughput of 2 Gb/s (signal speed 32 Mb/s multiplied by 64 channels) are obtained.

本文言語English
ページ(範囲)570-571
ページ数2
ジャーナルTransactions of the Institute of Electronics and Communication Engineers of Japan. Section E
E68
9
出版ステータスPublished - 1985 9 1
外部発表はい

ASJC Scopus subject areas

  • 工学(全般)

フィンガープリント

「HIGH-SPEED TIME DIVISION SWITCH OPERATING AT 256Mb/s.」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル