MAPLE chip: A processing element for a static scheduling centric multiprocessor

K. Yasufuku, R. Ogawa, K. Iwai, Hideharu Amano

研究成果: Conference contribution

抄録

A custom processor called MAPLE, which supports static scheduling by automatic parallelizing compilers, is implemented and evaluated. MAPLE has a high performance floating point arithmetic unit and low latency data transfer mechanism for other MAPLE chips. The maximum operational frequency is 80 MHz in simulation, and the operation on the prototype board with 23 MHz clock is confirmed. It requires about 0.56 W at 23 MHz operation.

本文言語English
ホスト出版物のタイトルProceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC
出版社Institute of Electrical and Electronics Engineers Inc.
ページ575-576
ページ数2
2003-January
ISBN(印刷版)0780376595
DOI
出版ステータスPublished - 2003
イベントAsia and South Pacific Design Automation Conference, ASP-DAC 2003 - Kitakyushu, Japan
継続期間: 2003 1月 212003 1月 24

Other

OtherAsia and South Pacific Design Automation Conference, ASP-DAC 2003
国/地域Japan
CityKitakyushu
Period03/1/2103/1/24

ASJC Scopus subject areas

  • 電子工学および電気工学
  • コンピュータ サイエンスの応用
  • コンピュータ グラフィックスおよびコンピュータ支援設計

フィンガープリント

「MAPLE chip: A processing element for a static scheduling centric multiprocessor」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル