The performance of SNAIL-2 (a SSS-MIN connected multiprocessor with cache coherent mechanism)

Takashi Midorikawa, Daisuke Shiraishi, Masayoshi Shigeno, Yasuki Tanabe, Toshihiro Hanawa, Hideharu Amano

研究成果: Article査読

1 被引用数 (Scopus)

抄録

Two component architectures for MIN-connected multiprocessors: PBSF (the piled banyan switching fabrics) and MINC (MIN with cache consistency mechanism) are evaluated with a real machine SNAIL-2 and an instruction level simulator. The PBSF is a high bandwidth MIN with three dimensional structure, and the MINC is a mechanism for controlling the consistency of private cache modules located between processors and the MIN. Empirical implementation and simulation results show that the performance improvement of cache controlled by the MINC is significant, and throughput of the PBSF is sufficient if the cache is provided.

本文言語English
ページ(範囲)352-370
ページ数19
ジャーナルParallel Computing
31
3-4
DOI
出版ステータスPublished - 2005 3月

ASJC Scopus subject areas

  • ソフトウェア
  • 理論的コンピュータサイエンス
  • ハードウェアとアーキテクチャ
  • コンピュータ ネットワークおよび通信
  • コンピュータ グラフィックスおよびコンピュータ支援設計
  • 人工知能

フィンガープリント

「The performance of SNAIL-2 (a SSS-MIN connected multiprocessor with cache coherent mechanism)」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル